000292670 001__ 292670
000292670 005__ 20240928180725.0
000292670 0247_ $$aG:(GEPRIS)284013114$$d284013114
000292670 035__ $$aG:(GEPRIS)284013114
000292670 040__ $$aGEPRIS$$chttp://gepris.its.kfa-juelich.de
000292670 150__ $$aMRAM Based Design, Test and Reliability for ultra Low Power SoC$$y2015 - 2022
000292670 371__ $$aProfessor Mehdi B. Tahoori, Ph.D.
000292670 450__ $$aDFG project G:(GEPRIS)284013114$$wd$$y2015 - 2022
000292670 5101_ $$0I:(DE-588b)2007744-0$$aDeutsche Forschungsgemeinschaft$$bDFG
000292670 680__ $$aDie Leistungsaufnahme und der Energiebedarf von Mikroelektronik-Bauteile werden in naher Zukunft eine große Herausforderung an die Halbleiter-Branche darstellen, da zum Beispiel der Leistungszuwachs zukünftiger Mikroprozessoren schon bald durch die statische und dynamische Verlustleistung limitiert werden wird. Ein vielversprechender Ansatz um diesen Trend zu stoppen ist die Verwendung von nichtflüchtigen Speichern in Prozessorcaches. Dadurch sinkt die statische Verlustleistung massiv und gleichzeitig wird der Weg hinzu einer normally-off/instant-on Verarbeitungsweise geebnet. Der Einsatz von Spin-basierten, nichtflüchtigen Speichermedien, aka Magnetic Random Access Memory (MRAM), in der Speicherhierarchie und Logikelementen (Memory-in-Logic) ist dabei ein wichtiger Ansatz für low-power System.Das Ziel dieses Forschungsprojektes ist es hybride CMOS/magnetische Bauteile für normally-off Architekturen zu entwickeln und zu untersuchen, in denen MRAM in diversen Ebenden der Speicherhierarchie parallel zu CMOS eingesetzt wird (Memory-in-Logic, Register, Caches, Hauptspeicher), um einen möglichst niedrigen Energiebedarf bei gleichzeitig hoher Performance und niedrigen Kosten zu erreichen. Dazu wollen wir das Potential dieser neuen Technolgie hinsichtlich des Designs von Speicherzellen, Speicherarrays, der Speicherhierarchie und der Architektur aufzeigen. Darüberhinaus wollen wir ebenfalls untersuchen wie Fehler in diesen neuen Strukturen modelliert werden können bzw. wie das Design für erfolgreiche Testverfahren, hohe Zuverlässigkeit und Robustheit optimiert werden kann. Zu diesem Zweck werden wir auch Werkzeuge zur Modellierung, zum Design und für Simulationen auf Schaltkreis- bis hinauf zur Systemebene entwickeln, die für das Design und die Evaluierung der hybriden CMOS/magnetischen Bauteilen und Architekturen verwerdet werden.
000292670 909CO $$ooai:juser.fz-juelich.de:959413$$pauthority$$pauthority:GRANT
000292670 909CO $$ooai:juser.fz-juelich.de:959413
000292670 980__ $$aG
000292670 980__ $$aAUTHORITY